PhySim Electronic Technology Co., Ltd.
中文 / English
中道晶圓級(jí)封裝技術(shù)
面向先進(jìn)封裝的技術(shù)需求
12寸晶圓銅柱凸塊（Cu Pillar）技術(shù)
12寸晶圓級(jí)封裝（WLCSP）技術(shù)
12寸+扇出封裝（Fan out WLP）技術(shù)
12寸硅轉(zhuǎn)接板（Si Interposer）技術(shù)
封裝 image 01@2x_20230811113657A001.webp)
中道晶圓級(jí)封裝技術(shù)之一：RDL
Redistribution Layers（RDL）
目前5um線寬線距RDL可實(shí)現(xiàn)高良率生產(chǎn);
已實(shí)現(xiàn)3層RDL工藝開發(fā)完畢并應(yīng)用于產(chǎn)品；
絕緣層目前應(yīng)用在產(chǎn)品中已達(dá)到20um以上；
發(fā)展趨勢:線寬線距<2um，層數(shù)>3層。
3um/3um
5um/5um
2 metal layers with PL via
Dense 5um/5um
RDL with 2 layers
封裝 image 03@2x_20230811121958A007.webp)
Bump側(cè)視圖
中道晶圓級(jí)封裝技術(shù)之二：TSV
Through Silicon Via（TSV）
TSV工藝目前主要應(yīng)用于硅轉(zhuǎn)接板、 MEMS/CIS/指紋芯片的WLP封裝、內(nèi)存芯片等數(shù)字芯片的3D封裝；
TSV工藝的主要技術(shù)指標(biāo)：深寬比、孔最小間距等；
目前深圳中科TSV工藝已經(jīng)實(shí)現(xiàn)10:1深寬比直孔，深孔TSV可量產(chǎn)，孔內(nèi)金屬填充無孔洞。其余3:1直孔TSV等Via Last工藝也可實(shí)現(xiàn)量產(chǎn)，通過可靠性測試。
典型的TSV工藝流程
封裝 image 04_20230816165634A001.webp)
中道晶圓級(jí)封裝技術(shù)之三：Bumping
Bumping Process
Bumping泛指所有的凸點(diǎn)制備工藝；
Bumping的主要制備方法主要包括電鍍、印刷、植球；
Bumping工藝的主要技術(shù)指標(biāo)：凸點(diǎn)間距、凸點(diǎn)直徑、凸點(diǎn)高度；
常規(guī)FC Bumping深圳中科實(shí)現(xiàn)最小間距80um量產(chǎn)；
Micro Bumping實(shí)現(xiàn)40um量產(chǎn)，開發(fā)完成25um間距。
封裝 image 05@2x_20230811114009A002.webp)
中道晶圓級(jí)封裝技術(shù)工藝能力
|
晶圓級(jí)封裝
Wafer Level Package
|
||||
|---|---|---|---|---|
|
凸塊
Bumping
|
扇入型晶圓級(jí)封裝
Fan-In WLP
|
扇出型晶圓級(jí)封裝
Fan-Out WLP
|
硅轉(zhuǎn)接板
TSV Interposer
|
直孔晶圓級(jí)封裝
Via Last TSV WLP
|
|
8”/12”
Cu Pillar
|
8”/12”
1P1M
|
12”
|
MAX
10:100 TSV
Interposer
|
12”
CIS TSV WLP
|
|
8”/12”
Sn-Ag
|
8”/12”
2P2M
|
8”
MEMS TSV WLP
|
||
|
12” Au
(Planning)
|
12”
FI TSV WLP
|
|||
|
12”
u-Bump
|
||||
| SiP封裝設(shè)計(jì)/基板設(shè)計(jì)/電、熱、應(yīng)力仿真 | ||||
| 失效分析試驗(yàn)室 | ||||
| 可靠性分析實(shí)驗(yàn)室 | ||||
用心經(jīng)營，專業(yè)人員為您解答業(yè)務(wù)
為您提供專業(yè)的售后支持
為您提供專業(yè)的售后支持
我們以“敬業(yè)執(zhí)著 信守承諾”為品牌核心價(jià)值觀，為您提供專業(yè)的售后支持，通過一對(duì)一問題解答令您更加了解我們的產(chǎn)品，為公司今后的發(fā)展奠定基礎(chǔ)，成為更具競爭力的企業(yè)。
業(yè)務(wù)咨詢
>
電話：
021-68080108
郵箱：
sales@physim.com
地址：
上海市浦東新區(qū)納賢路800號(hào)1幢8樓B4